Brunni (./65) :

Flanker (./61) :
7 bits sont utilisés numéroter les registres (on a un processeur de type 1 adresse)

Hmm je comprends pas cette partie... les registres source/dest? Y a pas de zone pour la constante? Et c'est quoi un processeur de type 1 adresse?
Sinon t'as carrément des bits de statut?
En tous cas le mien n'a rien de tout ça, il ressemble plus à un MIPS downgradé en fait. Il est d'ailleurs pas super performant, des fois je me dis que j'aurais dû faire à la THUMB: 3 opérandes avec accès seulement aux 8 premiers registres, et pour les autres on les utilise comme une "pile" rapide avec une instruction dédiée. Ou alors peut être en ayant plusieurs jeux de registres... mais il en faudrait toujours qui soient fixes (pc et at au moins, après on peut discuter sur lr et sp), du coup on est limité
Je viens de voir que sur un autre forum où j'ai posté mon truc (ici) y a un type qui s'est amusé avec, en plus avec la release où le CPU était à 8 kHz. Ca n'a pas l'air de fonctionner si mal en fait, il a fait plein de macros et tout, il a pas dû s'amuser

$main
BLDCTL_OR(BLDCTL_NONE) ; configure le blending
BG0CTL_OR(BGXCTL_MODE(0) | BGXCTL_MAPBASEBLOCK(0) | BGXCTL_CHARBASEBLOCK(0)) ; configure BG0
DISPCTL_OR(DISPCTL_BG0_ENABLE) ; active BG0

Une question: c'est dur d'implémenter un CPU comme celui que tu as fait sur une FPGA?
(par dur j'entends pour qqn qui a des bases comme moi en info mais à peu près aucun souvenir de VHDL)
Et tu pourrais faire tourner un tel CPU à quelle vitesse?

sur un fpga t'es pas obligé de coder en vhdl... y'a plein de langages possibles (dont une grosse partie scriptés)