FPGA pas assez paralelisable?!