ben d'après ce schéma (s'il est toujours d'actualité), la mémoire vidéo est séparée et gérée par le FPGA.
Aucune idée de comment est gérée l'interconnexion entre le Coldfire et le FPGA.

[edit]
A priori l'interconnexion est faite via le "FlexBus" du Coldfire d'après le schématic du pcb.