Rodolphe (./47) :

jchn (./46) :
je pense qu'il parle de la gestion des adresses par les memoires

Oui tout à fait !
Les chips mémoires DRAM ont une matrice d'adresses ROW * COLUMN
Par exemple une 256Kbit pourra avoir une matrice d'adresse 8 * 10 ou 9*9 (par exemple, je donne des valeurs bidons là juste pour exemple)
La MMU ne gère pas toutes les matrices !

Rien à voir avec les 2 banks mémoires possibles :
On peut avoir 512 Ko et 2 Mo sur la seconde banque !

En d'autres termes il faut regarder le datasheet des SIMM 72 Pins (des puces mémoires pour être plus précis)

en fonctions des matrices RAS et CAS cela marche ou pas.

Quelles sont les références des mémoires que tu utilise ?