Zerosquare (./687) :
HCT : CMOS (consomme moins et plus rapide [je crois] que les LS), marche en 5V, niveaux TTL 5V en entrée (donc OK pour du CMOS 3.3 V) et CMOS 5V en sortie. Ça devrait aller pour la conversion FPGA->extérieur.

Comme dit plus haut il faut de l'open collector pour les sorties. or du 74HCT06 ou 74HCT05 tu n'en trouveras pas des masses sur le web et en magasin ;-)
Et autre truc très important a ne pas oublier : il faut pouvoir driver 48mA, surtout su la partie host : en effet certain lecteur et système utilisent des pull-up de 150ohms sur du 5V! Le 74LS06 le permet !

Zerosquare (./687) :
(le LVC peut aller aussi, mais il ne sortira que 3.3 V. Ça peut aller si le bus floppy accepte des niveaux TTL, mais la marge de bruit sera plus faible)

Source de problème : la nappe est une véritable bobine :-/

Zerosquare (./687) :
Dans l'autre sens, le LVC convient très bien : 5 V tolerant, accepte des niveaux TTL ou CMOS 5V, sort du CMOS 3.3 V.

sundance (./686) :
ne génère pas de transitoires / parasites ?

Je pense pas que les transitoires soient générés par le circuit lui-même (ou alors il y a vraiment un problème, 2 volts d'undershoot c'est pas un comportement normal pour un circuit logique). Plutôt un problème de rebond de signal dans la nappe câble floppy à mon avis, ou un truc similaire. Le circuit du haut a un temps de montée plus long apparemment, c'est possible que ce soit pour ça qu'il se comporte mieux. Si ça pose problème, des petites résistances séries (+ éventuellement des condensateurs) pourrait peut-être améliorer les choses.

Effectivement c'est la longueur de piste & de la nappe qui joue. Et si le chip est un peu fort niveaux drive, ça donne le résultat du 74LS06.

Le schéma du STE est intéressant à ce niveau là : ils utilisent du 74LS06 pour les sorties mais ils ont ajouté des résistances en série de 47ohms pour limiter cet effet.