Au niveau soft, le coeur logique se comporte exactement comme un coeur physique déjà
Ensuite, quand tu as un pipeline dans un processeur, tu te retrouves parfois bloqué à une instruction en cours d'exécution car tu as besoin du résultat d'une autre opération aussi dans le pipeline pour te servir d'opérande... Sans HT tu vas mettre des NOP, avec tu vas passer la main à l'autre coeur logique, qui va donc exploiter les "temps morts" d'exécution. Après il doit y avoir des mécanismes pour répartir la charge entre les deux (pour pas en avoir un qui fait toujours le programme principale et l'autre qui attend toujours pour boucher les trous) mais on s'en fiche
C'est donc plus ou moins efficace selon les programmes que tu exécutes, mais c'est beaucoup moins coûteux à mettre en place au niveau transistors qu'un coeur de plus, et presque gratuit en terme de puissance consommée. Et niveau perfs, ça peut doubler, au mieux, et être inutile, au pire