De ce que j'en ai entendu, Verilog(A) est pire sur un certain nombre de points. Au moins, VHDL(-AMS) est dérivé d'Ada.