5254Close
RodolpheOn the 2015-01-03 at 12:24pm
SCPCD (./45) :
ben d'après ce schéma acp03.gif (s'il est toujours d'actualité), la mémoire vidéo est séparée et gérée par le FPGA.
Aucune idée de comment est gérée l'interconnexion entre le Coldfire et le FPGA.

[edit]
A priori l'interconnexion est faite via le "FlexBus" du Coldfire d'après le schématic du pcb. sick


ben d'après ce schéma acp03.gif (s'il est toujours d'actualité), la mémoire vidéo est séparée et gérée par le FPGA.
Aucune idée de comment est gérée l'interconnexion entre le Coldfire et le FPGA.

[edit]
A priori l'interconnexion est faite via le "FlexBus" du Coldfire d'après le schématic du pcb. sick

Le prob est là : le FlexBus...
Pas adapté à ça...!
C'est un bus pour périphériques ! Y a pas d'arbitration d'ailleurs il me semble...
Donc tous les accès CF vers RAM video passent par ce bus... et ça doit un peu ramer aussi...
Bon ceci dit rien à voir avec les accès CF dans SA DDR !

Au fait, bonne Année 2015 (enfin on va essayer !)