11Close13
ZerosquareOn the 2022-05-06 at 09:40pm
Godzil (./4) :
C'est en effet surprenant qu'il n'y ai pas de cache au niveau de chacun des chip, Tom, Jerry mais aussi le 68k.
À l'époque les caches étaient très coûteux en surface de silicium (et donc en coût de fabrication). C'est aussi pour ça qu'il n'y a pas davantage de SRAM locale.

Godzil (./4) :
Et d'autant plus quand le GPU semble avoir pipeline assez long.
Pas vraiment, c'est un design RISC assez classique :
Z0NU

Il y a juste plus de cycles à cause de la latence en cas d'accès à de la mémoire externe, et accessoirement pour l'instruction de division (qui est exécutée à part du reste).