sundance (./731) :
je vais vérifier dans les datasheets si cette fréquence de départ permet d'exploiter le fpga au max (~402.5mhz pour cyclone III C8)

de toute façon t'arriveras jamais à l'utiliser à cette fréquence
(rien que l'utilisation d'un bloque de ram ferra chuter la fréquence max à 238MHz)

si je me rappel bien le clock-out est déphase par rapport au clock-in (pic), ca présente peut être un intérêt... ?

Les plls du fpga permettent de régler la phase de chacune de leur sorties

[edit]
D'ailleurs je pense à ça, il y aura suffisamment de place dans le pic pour stocker le programme du fpga + le siens ?