90

Sur la ram et la rom présente sur la ti il n'y a pas de broche clk ces mémoires fonctionnent-elles en mode asynchrone?

91

oui, ce sont des mémoires statiques, le signal R/W et ses copains font la synchro.

92

Bon j'ai réaliser un programmateur minimaliste de pic (il ne peut programmer que certains pic18f) pour programmer le pic18f2550.
Voici le lien vers le programmateur : http://products.foxdelta.com/programmer/art2003/art2003prog.pdf
J'ai donc avec "joie" réalisé de petits programmes pour pouvoir allumer éteindre des LEDs.... Et tout marche je m'imaginais ca plus dur.
J'attend donc maintenant avec impatience ma nouvelle TI acheté sur ebay.
Bref ill me reste des questions existentielle:
On ne peut pas directement utilisé le signal d'horloge de la ti pour cadencé le PIC (d'après mais lecture; dites moi si je me trompe)
Comment peut on alors synchroniser les 2 µP??
Faut il utilisé une cadence plus rapide pour le PIC et ensuite le synchroniser sur certains signaux de la ti?
Bon ce qui me rassure c'est que le projet avance (j'aurais pensé blocké avant) mais le plus dur n'est pas encore fait!
Vivement que je te recoive petite ti92.

93

je pense qu'on peut utiliser le signal de la TI pour synchroniser le PIC, mais c'est dommage, car le pic est capable de mouliner plus vite que la TI! Dans ce cas oué, tu utilises des lignes de bus pour la synchro.

et comme le bus de la ti est asynchrone, pas la peine de synchroniser les horloges.

94

J'ai réfléchis comment on pourrait synchroniser sur le bus d'adresse :
par exemple si le pic est adressable sur la plage d'adresse 70 00 00 à 7f ff ff on pourrait utiliser une ligne d'adresse qui changerait d'état a chaque coup d'horloge ou multiple de coup d'horloge.
Le probleme c'est que le changement de valeur du bus d'adresse met plus de temps que la période du µP de la ti non?

95

prends le problème à l'envers : pourquoi synchroniser ?
avatar
Webmaster du site Ti-FRv3 (et aussi de DevLynx)
Si moins de monde enculait le système, alors celui ci aurait plus de mal à nous sortir de si grosses merdes !
"L'erreur humaine est humaine"©Nil (2006) // topics/6238-moved-jamais-jaurais-pense-faire-ca

96

je lui ai déja dit en plus, que ça sert à rien de synchroniser un bus asynchrone grin

97

Je suis un peu tétu lol
Mais je crois que c'est parceque j'ai pas bien compris comment marche un bus asynchrone.

98

ça marche "comme dans la vraie vie"

tu penses à plein de trucs, à ta vitesse, toto aussi, et pourtant y'a que quand tu as qqchose à dire à toto que tu lui adresses la parole, pas besoin d'être synchrones, pas besoin de se brider à la vitesse du plus lent...
avatar
Webmaster du site Ti-FRv3 (et aussi de DevLynx)
Si moins de monde enculait le système, alors celui ci aurait plus de mal à nous sortir de si grosses merdes !
"L'erreur humaine est humaine"©Nil (2006) // topics/6238-moved-jamais-jaurais-pense-faire-ca

99

Ok merci je comprends maintenant.
Pour ceux qui veulent plus de détails j'ai trouvé ce document qui parle du mode asynchrone du 68000 (a partir de la page 8):
http://lsc.univ-evry.fr/~hoppenot/enseignement/cours/68000/proc68k.pdf

100

Je vois pas de broche du type DTACK sur le processeur ??? confus

101

je suis pas sur qu'elle soit nécessaire.

102

Ouais mais alors le processeur n'as aucun moyen de savoir que le périphérique es bien entrain de lire non??
J'ai pris le probleme a l'envers comme on connait le brochage de la ram ainsi que sont datasheet je regarde comment celle-ci réagit ca m'aidera surement...

103

oui.
les RAM n'ont pas de DTACK a connecter a celui du CPU.
Je pense qu'il est généré automatiquement.

Je sais que les 92+ et cousines ont un registre à changer qui s'appelle "wait states" donc je suppose que DTACK est généré automatiquement par l'ASIC des 92+ a partir d'autres signaux et d'un délai.

en gros, ça doit dire "déclence DTACK après qq cycles d'horloge, on te garantit que la RAM sera prête à ce moment".

ça doit être à peu près pareil dans la 92 normale.

(attention, c'est de la pure imagination, mais ça me parait logique)

104

j'ai comparer le brochage de la RAM (grace au datsheet) et le port de test et ca ne correspond pas du tout a ce qui a été précédement fait... Vous pensez que c'st pas le bon datasheet???
EDIT:Non en fait j'ai regardé le brochage pour le pdip et non pour le tsop, tout est ok

105

quoi ne correspond pas? c'est pas un chip version "ventre en l'air" dont le brochage est symétrique par rapport a l'axe du chip?

les lignes D et A peuvent être permutées dans n'importe quel ordre, aussi. ca simplifie le cablage et ça gêne pas le stockage des données.

106

Non j'ai édité mon message c'est une erreur de ma part.
Par contre j'ai une précision pour le brochage du cpu : la broche 60 est directement reliée au A0 de la puce. Peut on conclure que c'est UDS ou LDS (plutot que la meme chose que A17)?

107

sans doute.

y'a deux chips de RAM de 8 bits chacun non?

dans ce cas le a0 de l'un va sur lds et le a0 de l'autre va sur uds
et les deux a0-an de la RAM vont sur a1-an+1

108

Non y a qu'un chip de 8bit
EDIT:Un autre truc le CE1/ (de la ram) est connecté a la broche 19 CE/ even byte

109

ah oui alors t'as du trouver a0.

chais pas trop comment elle est gaulée la 92 I.

110

Bon c'est plutot une bonne nouvelle alors!
es ce que odd byte et even byte ca correspond a UDS et LDS?
J'ai vu que ca avait un rapport avec l'acces 16bits des données en mémoire? mais j'ai pas trouvé plus.

111

Voici le brochage du composant au dessus du quel il y a RST:
m8Q7

112

odd/even c'est pair et impair, donc bit 0 en toute logique
avatar
Webmaster du site Ti-FRv3 (et aussi de DevLynx)
Si moins de monde enculait le système, alors celui ci aurait plus de mal à nous sortir de si grosses merdes !
"L'erreur humaine est humaine"©Nil (2006) // topics/6238-moved-jamais-jaurais-pense-faire-ca

113

le bit 0 du bus d'adresse?

114

Vince j'ai une requete a te faire (ou quiquonque possedant une rom externe) peut tu me dire a quelles broches du port d'extension sont reliées les pattes 20 et 30 du MX27c4000?

115

je regarderais ça dès que je trouve assez de temps
avatar
Webmaster du site Ti-FRv3 (et aussi de DevLynx)
Si moins de monde enculait le système, alors celui ci aurait plus de mal à nous sortir de si grosses merdes !
"L'erreur humaine est humaine"©Nil (2006) // topics/6238-moved-jamais-jaurais-pense-faire-ca

116

oki merci Vince (c'est pas préssé).

117

Bonne nouvelle,
Cet aprem je passe la TI a l'analyseur logique... J'ai reussi enfin a trouver un créneau horraire pour le faire a l'école.
Je sais pas encore ce que ca va donner :
j'ai réaliser de petits programmes asm pour visualiser les signaux importants et aussi vérifier les informations connues sur le brochage du port!
5 tests:
-Boucle d'Ecriture en Ram de mots et de double mots
-Boucle de lecture en RAM de mots et doubles mots
-Lecture de toutes la rom
Si vous pensez a d'autres chose a testé dite le moi j'essairai de le faire.
Vers 18h je ferais un topo sur ce que j'ai reussi (ou pas) a faire.

118

119

Oui je connais il est bien pratique.
Bon ba pour ce qui es de mon observation, j'ai eu un ptit probleme a cause d'un plantage de la calc j'ai perdu les programmes de test que j'avais prépparé et j'avais pas moyen de les transférer a nouveau... Donc je n'ai pu qu'observé les signaux mais pas dns des cas particulier donc j'ai pas trop de nouveau...
Donc je mis remettrai la semaine prochaine pour refaire les test..

120

Vince sait tu si le module que tu as (rom 1.3) peut fonctionner sur un ti92 avec rom interne?
Je me pose cette question pour savoir si le port es bien le meme sur ces 2 différentes TI