60

61

Jyaif (./58) :
Il a dit quelque chose de mal sur linux ? grin
Sur Fedora plus précisément.
avatar
Un site complet sur lequel vous trouverez des programmes et des jeux pour votre calculatrice TI 89 / Titanium / 92+ / Voyage 200 : www.ti-fr.com.
Quelques idées personnelles ici.

62

./61: tu as vu le log pour en juger ? Si ce n'est pas le cas, tu fais chier avec ton off-topic inutile, et tu la fermes.
avatar
Membre de la TI-Chess Team.
Co-mainteneur de GCC4TI (documentation en ligne de GCC4TI), TIEmu et TILP.
Co-admin de TI-Planet.

63

Oh Lionel love
avatar
Un site complet sur lequel vous trouverez des programmes et des jeux pour votre calculatrice TI 89 / Titanium / 92+ / Voyage 200 : www.ti-fr.com.
Quelques idées personnelles ici.

64

au moins eux ils y ont pensé au connecteur de debug tsss (la nappe en haut à gauche)

psplash-on-gta02v1.jpg

65

oué enfin c'est pas la meme utilisation, c'est pas le meme prix, et heu... (l'ihm est vraiment unutilisable....)
avatar
Proud to be CAKE©®™


GCC4TI importe qui a problème en Autriche, pour l'UE plus et une encore de correspours nucléaire, ce n'est pas ytre d'instérier. L'état très même contraire, toujours reconstruire un pouvoir une choyer d'aucrée de compris le plus mite de genre, ce n'est pas moins)
Stalin est l'élection de la langie.

66

(c'est pas du tout le sujet, mais oui, c'est normal, elle est en cours de devel)

67

Rien de nouveau ?

J'ai tenté de connecter les broches qui ressemblent à un second port USB : le PC ne voit rien.
Donc soit le port n'est pas activé, soit il faut connecter le +5V quelque part pour une détection.

68

Impossible de trouver la datasheet de ce Zevio. Si quelqu'un arrive par un moyen ou un autre à mettre la main dessus qu'il fasse signe.

69

mais c'est un SoC!
alors la datasheet, à part faire un raid chez TI, je vois pas comment on l'aura confus

hélas tsss

faudrait dessouder les BGA et chercher les connexions à la mem et aux périphs. Comme déja dit c'est pas forcément utile en plus si les bus sont scramblés.

70

Tu vas décrypter ton post pour les noobs comme moi :
* "mais c'est un SoC!" : Le Zevio n'est donc qu'un bout de code, et TI a routé les signaux vers les pins qu'il a choisies ? Est-ce que au moins connaître les signaux in/out du Zevio aiderait ?
* "faudrait dessouder les BGA" : il y a vraiment des pins en dessous ? S'il y en a seulement sur le côté, pourquoi dessouder ?
* "Comme déja dit c'est pas forcément utile en plus si les bus sont scramblés" : gni?
* Est-ce que dump matériel de la NAND et la NOR (plus simple je suppose) serait possible/facile ?

71

bon dsl grin

1 un system on chip c'est: un coeur ARM+des périphériques dans un seul bloc de silicium. Et c'est personnalisé. je veux un ARM9, un SPI, un bus pour écran, etc... le tout étant éventuellement encore plus personnalisé, car on peut faire tout ça à partir de VHDL synthétisés en transistors. Comme ça on a *exactement* ce qu'on veut comme hardware. Donc c'est totalement customisé et le datasheet peut pas exister, à l'extrême limite il sera généré automatiquement par l'outil de synthèse de l'asic en faisant des copier coller des parties de datasheet+ un truc style doxygen dans des commentaires du VHDL, puisque c'est pas des composants de grande production, mais personnalisés pour le bordel. un ASIC quoi. bref, elle existe peut être dans les bureaux chez TI mais pas sur le net grin

2 ah ça faisait longtemps que j'avais pas maté le PCB, c'est pas un BGA donc tant mieux on a accès a tous les pins du bazar cheeky

3 on peut crypter en HARD l'adresse et les données qui transitent par le bus. un simple XOR avec une clé stockée dans un registre inaccessible dans la puce (et différent pour chaque bécane, bien entendu)*. On peut ensuite mélanger les lignes de données et d'adresses pour que la ligne d'adresse AN de la puce soit connectée a la ligne d'adresse AP de la mémoire. Ce qui ne pose aucun problème du tout, sauf que les adresses ne sont plus consécutives, et que les bits sont mélangés.

4 le dump des mémoires c'est faisable, mais là faut *vraiment* dessouder les chips mémoires qui eux, ont bien des tronches de BGA grin puis faut le datasheet de la flash, et faire un montage pour lire la flash en question, puis faire le protocole de lecture, et une fois qu'on a la rom, comprendre ce qu'il y a dedans, parce que si les adresses sont pas consécutives ce sera pas beau à voir cheeky

résumé ce sont des obstacles possibles mais rien ne dit que les bus sont trafiqués, ou pas, sachant que ça coute rien en routage de circuit ou de conception de circuit, et que dans certains cas ça peut le rendre même plus facile.

pis bon, on connait des gens qui connaissent nucleus? parce que sans notion de comment ça marche...


* cette supposition est totalement parano mais pas impossible vu qu'on charge la rom par l'usb... Du coup le cryptage du bus peut être totalement transparent et sans overhead/complexité à l'extérieur du chip/ni pour les outils de génération softeux

72

squalyl (./71) :
1 un system on chip c'est: un coeur ARM+des périphériques dans un seul bloc de silicium


non Ça peut être n'importe quoi d'autre (un SOC), juste que c'est une seule puce avec plein de trucs dedans. Aussi, tu as confondu ASIC et SOC pour le coup du VHDL, même si tu te rattrapes à la fin de ton post tongue

(mais oui, je pinaille ^^)

Toujours est-il que pour les specs de la puce, si c'est bien un produit interne et spécifique, à moins d'une fuite, on peut se brosser.
avatar
Que cache le pays des Dieux ? - Forum Ghibli - Forum Littéraire

La fin d'un monde souillé est venue. L'oiseau blanc plane dans le ciel annonçant le début d'une longue ère de purification. Détachons-nous à jamais de notre vie dans ce monde de souffrance. Ô toi l'oiseau blanc, l'être vêtu de bleu, guide nous vers ce monde de pureté. - Sutra originel dork.

73

* Le scrambling, c'est vraiment plausible dans le cas ne la Nspire ? (sachant que par exemple RS232 et JTAG sont probablement sur le connecteur externe, c'est pas comme si le matériel était vraiment protégé)
* Dessouder les mémoires est vraiment indispensable, ou si (je sais pas trop comment) les pins correspondantes du Zevio sont identifiées on peut s'en passer ? Lire une NOR c'est pas simplement fournir une adresse, faire un coup de front montant et zou ?
squalyl (./71) :
pis bon, on connait des gens qui connaissent nucleus? parce que sans notion de comment ça marche...

Même pas peur.

74

71: oué je me suis enduit de confusion entre soc et asic, dsl ^^

le zevio est un asic plutot qu'un soc je pense.

72:

1. aucune idée... seul un dump peut le dire.
2. c'est vrai, mais tu vas les identifier comment les pins si tu sais pas à qui ils sont connectés?
3. oué c'est pas faux...
4: clair grin

75

squalyl (./74) :
2. c'est vrai, mais tu vas les identifier comment les pins si tu sais pas à qui ils sont connectés?

On les essaie toutes, en supposant qu'elles sont côté à côte grin D'ailleurs Johan Eilert ou DBA n'avaient pas fait le même genre de travail avec les 68k ?

76

J'aimerais construire un connecteur RS232 comme Philipp Burch l'a fait, mais sans soudure directe sur le connecteur externe en bas de la TI-Nspire.
Apparemment le connecteur est identique à celui du clavier échangeable (mais celui du clavier a plus de pistes). La partie intégrée à la TI-Nspire qui vient s'appuyer sur le connecteur est une série de broches en petit triangles, peut être qu'on pourrait utiliser quelque chose de similaire.

Voici une série de photos des triangles du connecteur clavier, si jamais quelqu'un a une idée de quelque chose de semblable qui se vendrait : http://picasaweb.google.fr/olivier.armand/ConnecteurClavierTINspire . Les deux dernières sont les pistes du connecteur du bas sans fermeture, puis PCB seul.
hwti (./34) :
le problème est qu'il tienne, surtout avec le ressort

Ca me gêne moins ça, en ouvrant la Nspire on peut enlever complètement la fermeture (cf photos), et laisser les broches-flexibles dans le vide.
hwti (./38) :
C'est plutôt voisin de 1.4mm (35mm pour 26 contacts).

Ca a l'air d'être plutôt légèrement moins de 1.35mm en mesurant le connecteur clavier.

77

ce serait pas 1,27, soit 1/20e de pouce?

j'ai aucune idée de contacteur qui pourrait aller confus

78

Non, c'est bien 1,35mm.

79

80

Amusant, le manuel français parle de la "station de connexion" dans l'introduction, alors que le manuel anglais n'en parle pas :
<<
Vous pouvez encore étendre les capacités de votre unité nomade de
TI-Nspire™ en l'utilisant conjointement aux accessoires, comme versions
logiciels pour ordinateur du labo de maths TI-Nspire™, la tablette de
rétroprojection ViewScreen™ pour TI-Nspire™, la station de connexion
TI-Nspire™ et le logiciel d’interface avec l’ordinateur pour TI-Nspire™.
>>

81

(non rien)

82

ExtendeD (./78) :
Non, c'est bien 1,35mm.

Dommage, un connecteur de Game Boy c'est 1.5mm.

83

je me suis creusé la tête mais... et un connecteur centronics? le truc imprimante parallèle, coté imprimante?

84

Tiens, bonne idée. Mais leur pas est de 2,16mm sad

85

C'est chié, ça, de faire des connecteurs au pas non standard...
avatar
Membre de la TI-Chess Team.
Co-mainteneur de GCC4TI (documentation en ligne de GCC4TI), TIEmu et TILP.
Co-admin de TI-Planet.

86

Coller chaque fil avec du ruban isolant c'est pas non plus une option, j'étais un peu optimiste.

87

pourquoi ca?

88

Ca tient pas en place. Il faut absolument une rangée de fils ou contacteurs maintenus fermement au bon pas.

89

t1 ils sont chiants sick

et une nappe au pas de 1.27 style PATA/floppy en écartant un peu les extrémités après dénudage? au moins t'auras une rangée de contacts (mais après, bof le scotch grin

Ah, gamin j'avais tenté de faire un connecteur pour carte à puce avec des épingles plantées dans du bois mais 1- c'est chiant d'avoir les mêmes courbures, et 2- 1.35 mm c'est serré (ou alors faut ruser)

90