Question - Page 1

je me suis posé une question ce matin, ma 89 ayant un processeur à 10 MHz, c'est à dire capable d'effectuer 10000 opérations par seconde, comment est-il possible d'émettre un signal électrique de fréquence 16MHz sur le port IO (mesuré à l'oscillo) puisque l'on effectue alors 16000 permutation "on/off" sur un fil du port ?
La calculette s'auto-overclocke t'elle ? (surtout que ça plante avec Flib si on demande genre du 100MHz)

Ou alors y a t'il quelque chose qui m'échappe ?

t'as mal réglé l'oscillomètre

10 000 opérations par seconde... euh ca dépend desquelles, en fait dire qu'elle tourne à 10 MHz, signifie que le processuer effectue 10 millions de cycles à la seconde, sachant que chaque opérations nécessite plus ou moins de cycle, c'est surement pas 10 milles.
Pour l'oscillo tes mesures sont fausses... D'après certains la fréquence MAX que l'on puissent atteindre c'est 40KHz et encore ca doit être plus bas.

Enfin ptet que je me trompe

16 MHZ ??!! tu les sors d'ou ??
ce serait pas plutot de simples parasites HF ??
moi aussi me semble que fMax=40 kHz enfin ça dépend des piles, du prog, etc
enfin a cette freq faut déjà rajouter un trigger en sortie car le port est vachement capacitif !!

Je suis quand même pas con ! je sais me servir d'un oscillo !
Par contre, la où je suis très con c'est que j'ai confondu Mhz et KHz... (la honte, quoique moi avec Cécilia, je suis immunisé contre la honte donc...)

A partir de là il n'y a plus de problème

uhuhu

immunisé contre la honte...arf..

C quoi, les mesures que vous avez faites, et vous les avez faites comment, surtout ?

avec un oscillo

humhm...étrange...surtt si l'oscillo marche bein..

j'avais mesuré la différence entre la fréquence théorique que je devais obtenir, c'est à dire la fréquence que je demandais avec Flib (ex : flib("beep:200,1000") Fthéorique=200 Hz) et la fréquence du signal réellement émise en branchant le port IO sur un oscillo, puis F=1/t... Tout ça pour montrer qu'il y avait une différence de plus en plus importante lorsque l'on prenait des fréquences plus élevées (TPE...)

D'ailleurs, j'avais expliqué ça en faisant l'hypothèse que Flib était étalonné pour une HW2, et comme j'avais une HW1 l'intervalle de temps entre deux commutations sur le port IO était légèrement plus long donc la fréquence émise un peu plus faible que prévu.
Quelqu'un saurait-il si cette hypothèse était valable, où alors, s'agit t'il d'autre chose ?

c'est possible...le port I/O est-il réglé par un timer ??

Que veux tu dire ? Je me suis juste servi de Flib en supposant qu'il était étalonné correctement, mais j'ai fait le test aujourd'hui avec une HW2 et les résultats sont identiques, un truc rigolo d'ailleurs, c'est que si l'on demande de sortir un signal à plus de 30KHz le signal émis est bloqué à 23,4KHz et si l'on demande un signal >32766 Hz, la caltos bloque... Bizarre, quelqu'un saurait m'expliquer ce qui se passe ?

merde, c con, g oublié ce que je voulais dire...

ah...

32 milliers... une valeur comme ça, ça me fait penser à la limite des entiers signés...

...C'est à dire ?

cec> t en quelle classe ?

en TS

même, ça existe, on peut faire actuellement des transmissionsà 100Gbit/s, avec des frequences de 10ghz, alors que les proc ne depassent pas le 2Ghz... En fait, les composants des proc sont plus rapides que les proc. Ce qui fait qu'on obtient des carte réseau tournant à 10Ghz...

Tiens, c'est vrai, j'avais jamais calculé ça

peutetre qu'en overkloquant le ti, on y arriverai, mais faudrai trouver un autre endroit....
ca m'etonnerai que le port ti puisse donner au dessu de 40khz .... meme po 30 tien...
....
c'est pour quoi faire?

Mon TPE pour le bac... en fait je reprend ce que j'ai fait l'an dernier, mes profs sont dans la combine et ça me fera quelques points faciles en plus