Mystere du 68000, partie 1 - Page 2

ptet un bug matériel
ou alors l'information a trouvé une voie de traverse qui lui fait gagner du temps

Je pense que ca pourrait etre le gestionnaire d'interruption. Lorsque une int tombe, il n'attend pas que l'instruction soit finie d'etre executee, il l'arrete tout de suite. Puis passe en execution. Lors du retour, il recalcule (Cela penalise les instructions longues). C'est une reele explication sur les processeurs avec pipeline. Mais la pipeline du 68000 est legere. Donc ce n'est pas forcement la bonne reponse.

pas bete.

Désolé d'en savoir plus que vous, Maître, mais le 68k, si j'ai bonne mémoire, termine l'exécution de l'instruction en cours avant de sauter vers le code de l'AI.

En es-tu sur ?

à 90 %

Il ne reste qu'a tester sur HW2 !

moi aussi j'ai appris ça en cours, que le 68000 attendais la fin de l'instruction avant de s'occuper de l'interruption.

Bon,ok j'ai tord !

bah "ça arrive aux meilleurs"(american pie 2)

Et les tests sur HW 2 ?

Envoie-moi ton binaire : barthib@hotmail.com

je l'ai paume. Refais-le

la flemme, tant pis.

Topic clos

Non, non. Il continue. Ne manquez pas la suite. C pas dure pourtant de faire la source.

je ferai pas. La partie 2 tu la fera dans le nv forum ?

Alors plusieurs mois après c'est repartit ?
Ben ouai je trouve que la section ASM du forum ne bouge plus par rapport au bons vieux temps, alors j'aimerais qu'on reprenne un peu nos anciennes discussions

Celle-là le mérite beaucoup je trouve, surtout qu'elle attend une suite, cf. le titre du topic


On en était où ?

Et les tests sur HW2 ?

Je fais des recherches. Le post 19 de post.php?id=6,960,0 pourrait nous aider :

"[...]les cycles bus sont basés sur 4 périodes d'horloges (en gros le débit du bus est de H/4 Mo/s si H est en MHz) C'est parce que chaque top d'horloge sert à quelque chose (sauf le 4ème, enfin il sert en interne mais le bus est inactif sur celui-là[...]"

[edit]Edité par Thibaut le 11-04-2002 à 17:13:37[/edit]

Je teste comment, j'ai codé ce qui suit, ça convient ?

; ======= TEST 1
  moveq   #-1,d1           ; pour que le and ne change rien
  moveq   #0,d2            ; pour que le or ne change rien
  moveq   #-1,d0           ; 65535.w itérations
  lea     ($4C00).w,a0
  
loop:
    and.l   d1,(a0)
    or.l    d2,(a0)
    
    and.l   d1,(a0)
    or.l    d2,(a0)
    
    and.l   d1,(a0)
    or.l    d2,(a0)
    
    and.l   d1,(a0)
    or.l    d2,(a0)
    
  dbf     d0,loop
  
  rts


; ======= TEST 2
  move.l  d3,-(a7)
  
  moveq   #-1,d1
  moveq   #0,d2
  moveq   #-1,d0
  lea     ($4C00).w,a0
  
loop:
    move.l  (a0),d3
    and.l   d1,d3
    or.l    d2,d3
    move.l  d3,(a0)
    
    move.l  (a0),d3
    and.l   d1,d3
    or.l    d2,d3
    move.l  d3,(a0)
    
    move.l  (a0),d3
    and.l   d1,d3
    or.l    d2,d3
    move.l  d3,(a0)
    
    move.l  (a0),d3
    and.l   d1,d3
    or.l    d2,d3
    move.l  d3,(a0)
    
  dbf     d0,loop
  
  move.l  (a7)+,d3
  rts

Merde tous les bons programmeurs ASM sont partis de la communauté ou quoi

faut croire

Testes cela sur mem video et sur mem reelle.

OK

Résultat ?

rahhh laissez-moi le temps

Tu n'as pas une HW2 toi ?

Question: Vous benchez toujours dans le meme ordre... car l'ordre joue beaucoup pour un bench sur de si petites sommes de cycle.... un conseil:
multiplier au moins par 20 le nombres d'opperations dans la boucle pour que la boucle soit negligeable face au bench...

Oui, oui.

J'ai enfin testé sur HW2 !
Je n'arrive pas à le croire et pourtant : 5,7 % de différence entre les deux !