squalyl 2007-07-25 at 07:14pmEdited by squalyl On the 2007-07-25 at 07:20pm Elle est intégrée et fait partie de l'architecture. MAIS de toute façon c'est comme sur les autres CPU, un MMU ça se désactive par un bit de registre quand on est en mode superviseur.
Dude, quelles sont tes sources pour affirmer que la nspire contient bien un zevio 1020 ? (pas pour te contredire mais pour être au courant quoi)
Je sais.
mais va voir le site de LSI, y'a pas 50 zevios, ou alors j'ai mal cherché.
c'est le nom du SoC en fait.
tiens voila pourquoi tilp la voit comme une titanium. On pourrait pas corriger tilp avec ça justement? (0xE004/0x0200 => 84+nspire)
PpHd 2007-07-25 at 10:05pmEdited by PpHd On the 2007-07-25 at 10:06pm Il y a une différence significative dans les taux de transfert entre le mode 84+ émulé et le mode nspire ?
Build pour quel target? i386-pc-mingw32?
Virer la vérification du modèle devrait être suffisant pour tester. (On peut choisir le modèle manuellement.)
Tiens, pour l'occupation de la mémoire flash, le calcul se fait tout seul : 2048ko pour l'émulation de la flash de la 84+, 671ko de fichiers standard zippés (qu'on retrouvent dans le TNO), 3020ko de TNO (gardé tel quel pour un flashage Nspire à Nspire), 97,8ko de boot code et certificats (ou de je sais pas quoi s'ils sont plutôt stockés sur la NOR) = ... 5,7Mo d'occupation système affichés par l'OS après un reset ^^
En mode 84+ émulée, les flash apps standard peuvent être supprimées, ça ne modifie l'occupation visible en mode Nspire (donc tout ça est probablement stocké directement sous forme d'image de 2Mo dans le FS Nspire).
Un explorateur de classeurs. Tous les autres fichiers qu'on voit dans le TNO sont cachés.
Bon, j'ai regardé le code de TiLP et libticables2, et je n'ai rien trouvé qui empêcherait de forcer le mode TI-84+ dans les options même si le PID est celui d'une Titanium.